AMD, 최대 2.5TB/s의 새로운 2세대 3D V-캐시 칩렛 세부 정보 공유

 

AMD의 Ryzen 9 7950X3D 는 획기적인 3D 칩 스태킹 기술을 Zen 4에 도입하기로 한 AMD의 결정으로 인해 지구상에서 가장 빠른 게임 CPU이지만, 이상하게도 회사는 새로운 2세대 3D V-캐시에 대한 세부 정보를 공유하지 않았습니다. Ryzen 7000X3D 브리핑 자료에서. 우리는 처음 에 검토에 포함된 최근 기술 컨퍼런스에서 몇 가지 세부 정보를 찾았고 , 이제 AMD는 마침내 우리의 몇 가지 후속 질문에 답하고 칩렛이 7nm 프로세스에 남아 있으며 현재는 최대 대역폭은 최대 2.5TB/s인 반면, 1세대 3D V-Cache는 최대 2TB/s(다른 많은 새로운 정보 중에서)입니다. AMD가 Ryzen 7000 프로세서에 사용하는 새로운 6nm I/O 다이의 새로운 사진과 다이어그램도 있습니다.

AMD는 3D V-Cache의 2세대로 이동했으며 Intel에는 경쟁 기술이 없습니다. 이는 게임 과 특정 데이터 센터 애플리케이션을 위한 최고의 CPU 모두에서 AMD의 승리를 보장합니다 . 전반적으로 AMD의 2세대 3D V-Cache 기술은 회사가 현재 성숙하고 저렴한 7nm 프로세스 노드를 활용하여 최첨단 5nm 컴퓨팅의 성능을 높일 수 있기 때문에 1세대에 비해 인상적인 발전입니다. 주사위. 새로운 디자인은 AMD가 고가의 새로운 프로세스 기술과 함께 오래되고 저렴한 프로세스 노드를 사용하는 칩렛 기반 설계 방법론의 주요 이점을 3차원으로 가져오는 것을 나타냅니다. 이제 핵심적인 세부 사항입니다.

먼저 빠른 고급 재충전입니다. 위에서 볼 수 있듯이 AMD의 3D V-Cache 기술은 추가 L3 SRAM 칩렛을 컴퓨팅 다이(CCD) 칩렛의 중앙에 직접 쌓아 발열 코어에서 분리합니다. 이 캐시는 3D V-Cache 장착 칩렛의 용량을 96MB로 늘려 게임과 같이 대기 시간에 민감한 앱의 성능을 향상시킵니다. 여기에서 이 기술의 1세대에 대한 자세한 내용을 다루었습니다 .

우리는 AMD와 2023년 ISSCC(International Solid-State Circuits Conference)에서 직접 AMD가 Zen 4 아키텍처에 대해 발표한 2세대 구현에 대한 새로운 정보를 받았습니다.

AMD의 이전 세대 3D V-Cache는 7nm Zen 3 CCD 위에 적층된 7nm L3 SRAM 칩렛을 사용했습니다. AMD는 새로운 L3 SRAM 칩렛('L3D'라고 함)에 대해 7nm 공정을 고수했지만 이제는 더 작은 5nm Zen 4 CCD 위에 쌓습니다(아래 표 참조). 그러나 이로 인해 크기 불일치가 발생하여 약간의 변경이 필요했습니다.

 

2세대 3D V-캐시 기술 AMD Ryzen 9 7950X3D

 

행 0 - 셀 0	2세대 7nm 3D V-캐시 다이	1세대 7nm 3D V-캐시 다이	5nm Zen 4 코어 복합 다이(CCD)	7nm Zen 3 코어 복합 다이(CCD)
크기	36mm^2	41mm^2	66.3mm^2	80.7mm^2
트랜지스터 수	~47억	47억	65.7억	41억 5천만
MTr/mm^2(트랜지스터 밀도)	~1억 3060만	~1억 1,460만	~9900만	~5,140만

첫째, AMD는 7nm SRAM 다이를 더 작게 만들었으므로 이제 이전 세대의 41mm2 에 비해 36mm2를 측정합니다 . 그러나 총 트랜지스터 수는 ~47억으로 동일하므로 새로운 다이는 1세대 칩렛보다 훨씬 밀도가 높습니다.

1세대 SRAM 칩렛에서 보았듯이 7nm L3 SRAM 칩렛은 놀라운 트랜지스터 밀도를 가지고 있습니다. 우리는 1세대 7nm 컴퓨팅 칩렛의 거의 3배의 밀도를 보고 있으며 놀랍게도 7nm SRAM 칩렛은 5nm 컴퓨팅 칩렛. 이전과 마찬가지로 칩렛이 SRAM에 특화된 7nm의 밀도 최적화 버전을 사용하기 때문입니다. 또한 캐시에서 발견되는 일반적인 제어 회로가 부족합니다. 이 회로는 기본 다이에 있으며 대기 시간 오버헤드를 줄이는 데도 도움이 됩니다. 대조적으로, 5nm 다이는 단순화된 L3 SRAM 칩렛에 없는 데이터 경로 및 기타 유형의 구조와 함께 여러 유형의 트랜지스터를 포함합니다.

이전과 마찬가지로 추가 L3 SRAM 캐시의 추가 대기 시간은 4클럭이지만 L3 칩렛과 기본 다이 사이의 대역폭은 2.5TB/s로 증가하여 이전 2TB/s 피크보다 25% 향상되었습니다.

적층형 L3 SRAM 칩렛은 두 가지 유형의 관통 실리콘 비아(TSV - 수직 전기 연결)로 베이스 다이에 연결됩니다. Power TSV는 칩렛 간에 전력을 전달하고 Signal TSV는 장치 간에 데이터를 전달합니다.

1세대 설계에서는 두 유형의 TSV 모두 기본 칩렛의 L3 영역에 상주했습니다. 그러나 베이스 다이의 L3 캐시는 이제 5nm 공정의 밀도 증가로 더 작아졌고, 7nm L3 SRAM 칩렛이 더 작아졌음에도 이제 L2 캐시와 겹치게 되었습니다(이전 세대는 베이스의 L3만 겹쳤습니다). 주사위). 따라서 AMD는 기본 다이와 L3 SRAM 칩렛 모두에서 TSV 연결을 변경해야 했습니다.

 

AMD는 기본 다이의 5nm L3 캐시 크기가 더 작아졌기 때문에 L3에서 L2 영역으로 전력 TSV를 확장해야 했습니다(밀도 증가 및 기타 요인의 결과). 기본 다이의 경우 AMD는 이전 7nm 기본 칩렛과 비교하여 L3 캐시, 데이터 경로 및 제어 논리에서 0.68배의 유효 영역 확장을 달성했기 때문에 L3 캐시에 물리적으로 TSV를 위한 공간이 더 적습니다.

 

신호 TSV는 기본 다이의 L3 캐시 영역 내부에 남아 있지만 AMD는 새로운 인터페이스 설계에서 오버헤드 회로를 줄이기 위해 DTCO 개선과 함께 1세대 설계에서 학습한 내용을 적용하여 L3 캐시의 TSV 영역을 50% 줄였습니다. AMD의 3D 칩 스태킹 기술은 TSMC의 SoIC 기술을

 

기반으로 합니다. . TSMC의 SoIC는 범프가 없습니다. 즉, 두 개의 다이를 연결하기 위해 마이크로범프나 납땜을 사용하지 않습니다. 하이브리드 본딩 및 제조 공정 에 대한 자세한 내용은 여기에서 확인할 수 있습니다 . AMD는 지속적인 프로세스 및 DTCO 개선과 함께 동일한 기본 본딩 프로세스를 사용했지만 최소 TSV 피치는 변경되지 않았다고 말합니다.

Ryzen 9 7950X3D Chiplet 부스트 주파수 및 전압

 

Tom의 하드웨어 측정	단일 스레드 피크	다중 스레드 지속	전압(피크)	nT 전원
CCD 0(3D V-캐시)	5.25GHz	4.85GHz	1.152	86W
CCD 1(추가 캐시 없음)	5.75GHz	5.3GHz	1.384	140W

L3 SRAM 칩렛은 또한 CPU 코어와 동일한 전력 도메인에 남아 있으므로 독립적으로 조정할 수 없습니다. 이는 전압이 ~1.15V를 초과할 수 없기 때문에 캐시 장착 칩렛의 주파수를 낮추는 데 기여합니다. 여기에서 두 가지 다른 유형의 칩렛에 대한 심층 테스트에서 더 많은 것을 볼 수 있습니다 .

 

 

	6nm I/O 다이(IOD) - Ryzen 7000	12nm I/O 다이(IOD) - Ryzen 5000	6nm I/O 다이(IOD) - EPYC
크기	117.8mm^2	125mm^2	386.88mm^2
트랜지스터 수	33억 7천만	20억 9천만	110억
MTr/mm^2(트랜지스터 밀도)	~2,860만	~1,670만	~2,980만

AMD의 ISSCC 프레젠테이션에는 Ryzen 7000 및 EPYC Genoa 프로세서에 사용되는 6nm I/O 다이(IOD)에 대한 많은 새로운 세부 정보도 포함되어 있습니다. 위 앨범에서 칩 탐정 @Locuza_ 의 줌인된 이미지와 주석이 달린 다이샷을 볼 수 있습니다 . 아래 트윗을 확장하여 Ryzen 7000 IOD에 대한 Locuza의 탁월한 분석을 읽을 수도 있습니다.

 

쉽게 비교할 수 있도록 사양을 표에 넣었습니다. 보시다시피 EPYC Genoa I/O 다이는 Ryzen 7000 변형에 비해 엄청나게 큽니다. 이는 AMD가 최대 12개의 CCD(컴퓨팅 칩렛)를 I /O EPYC Genoa 프로세서 용 다이 .

 

대조적으로, 소비자 칩은 2개의 칩렛으로 제한되며, Locuza의 다이어그램에서 볼 수 있듯이 Ryzen 7000 I/O 다이에는 컴퓨팅 칩렛을 요오드. CCD 가 4개인 더 낮은 코어 수의 Genoa 모델 은 일부 메모리 처리량 집약적인 작업에서 이점을 제공할 수 있는 새로운 기능인 듀얼 GMI3 링크(와이드 모드)를 가질 수 있습니다 . 그것은 소비자 칩에 추가하는 것이 흥미로웠을 것입니다.

 

또한 열람을 위해 아래에 전체 ISSCC 2022 데크를 추가했습니다. 여기에는 몇 가지 다른 흥미로운 정보가 포함되어 있습니다.

 

 

출처 : https://www.tomshardware.com/news/amd-shares-new-second-gen-3d-v-cache-chiplet-details-up-to-25-tbs

 

#amd #ryzen #zen4 #3D #V-Cache #Chiplet