Zen 4는 5nm와 4nm를, Zen 5에서는 3nm 공정인 AMD CPU 로드맵

6월 10일, AMD는 Financial Analyst Day를 개최했다. 여기에서는 Lisa Su CEO를 시작으로 주요 인사가 집결하고, 각각 자신의 담당 분야에 대해 현재의 사업의 동향과 맞추어 미래 제품을 설명했다. 그래서 이번에는 CPU 부분에 대해 설명하겠다. 그 전에 Lisa Su CEO가 발표한 결산 보고를 소개하고 싶다.

 

 

 

 

 

한층 더 높은 목표를 내걸은 AMD의 장기 재무 모델

 

먼저 올해 3월 3일에 이루어진 결산 내용을 간단하게 정리하면, 매출은 58억 8,700만 달러로 전 분기 대비 22%, 작년 동기 대비 71% 증가했다. 영업이익은 9억 5,100만 달러로 비슷하게 25%/27% 증가했고, 완벽한 결과다.

 

덧붙여서 이것은 GAAP(일반적으로 공정 타당으로 인정된 회계 원칙)에 기반한 숫자로, 실제 상황에서는 Non-GAPP를 사용하는 경우가 많지만, 이쪽의 영업이익은 18억 3,700만 달러, 순이익은 15억 8,900만 달러로 더욱 높아진다.

 

게다가 Xilinx의 인수가 완료되어, 이후의 매출을 크게 높여서, 재무 상황을 개선할 수 있는 목표를 세웠다는 것이 Su CEO의 설명이다. 이 결과로 Su CEO가 보여준 새로운 장기 재무 모델이 아래 이미지다.

 

 

2020년의 Financal Analyst Day의 장기 재무 모델은 아래 이미지다. 이 시점에서는 약간의 도전이 필요한 목표였다.

 

 

그런데 이번에는 아래와 같이 한층 더 높은 목표를 내걸고 있다.

 

성장률은 20%대로 변함없음

조이익은 50% 이상 → 57% 이상

영업 경비는 언급 없음 → 매출의 23~24%의 범위

영업이익률은 20%대 중반 → 30%대 중반

잉여 현금 흐름 마진을 15% → 25%로

 

그만큼, AMD의 기세가 높다는 것을 뒷받침하는 목표가 내걸린 것은, 물론 Financial Analyst 용이라는 측면은 있어도, 부진한 인텔과 반대되는 결과다.

 

 

 

Zen 4코어와 Zen 5코어 로드맵

 

지금부터는 본 주제인 CPU 코어에 대해서다. Make Papermaster(CTO&EVP, Technology and Engineering)가 발표한 CPU 코어 로드맵이 아래 이미지다.

 

 

우선 Zen 4는 5nm에서 시작하지만, 후반에는 4nm 제품도 투입된다. 또 원래의 Zen 4는 3D V-Cache가 없었지만, 나중에 3D V-Cache가 추가된 제품도 투입된다. 또한 클라우드용으로 Zen 4c도 준비한다. 이 흐름은 Zen 5세대에도 적용되었으며, Zen 5와 Zen 5 3D V-Cache, 그리고 Zen 5c가 제공되는 것으로 표기되었다.

 

최근에 관심이 가는 것은 Zen 4 코어인데, 특징은 아래의 이미지로. IPC 자체는 Zen 3 대비 8~10% 정도 상승한다. 덧붙여 다른 슬라이드에서, Zen 4 코어는 데스크탑 애플리케이션의 경우의 IPC 향상은 8% 정도로 되어 있다.

 

 

이전 기사(링크)처럼 IPC 향상은 역시 10% 미만으로, 나중의 성능 향상은 작동 주파수의 향상으로 실현하고 있는 모습이다. 아마 Ryzen 7000의 16코어 모델의 경우, 베이스 클록은 3.7GHz 근처로 되어 있는 것으로 생각된다.

 

그리고 예상대로 AVX-512가 탑재되었다. ISA extensions for AI는 아직 미공개이지만, 이것도 VNNI라고 생각하면 틀림없을 것이다. 새로운 정보로서, 작동 주파수의 향상과 아울러, 소비 전력을 낮추는 데도 주력했다고 한다. TDP가 170W, PPT는 230W로 설정되어 있다고 적었는데, 이것은 어디까지나 Socket AM5의 최대 공급량이므로, 적어도 최초로 나오는 Ryzen 7000 시리즈는 더 저 전력일 가능성이 있다.

 

아래 이미지가 그 세부 사항이다. CineBench의 nT에서 비교인데, CineBench nT의 경우는 처리 시간이 짧다. Ryzen 5 5950X의 경우, 작년 Alder Lake와 비교 측정했을 때는 31초 정도면 처리가 끝났었다.

 

 

이 정도는 부스트의 효과가 있는 상태이기 때문에, 소비 전력은 정격 105W가 아니라 35% 증가한 141.75W로 계산되므로, 실제 측정에서도 메모리 액세스 분 등과 함께 164.2W라는 측정 결과 나왔다. 실제로는 풀 가동 시 VRM에서의 손실 등도 있으므로, 대략 140W 정도일 것으로 생각된다.

 

그런데 Zen 4에서는 성능이 35% 증가하고 전력 효율은 25% 향상되었다. 만일 소비 전력이 변하지 않는다고 하면, 전력 효율은 35% 향상되는 것인데, 실제로는 소비 전력 값 그 자체는 8% 정도 증가하고 있다고 생각된다. 즉 CineBench의 nT 작동 시에는 153W 정도다. 이것은 부스트 시의 값이므로 정격 TDP는 113.4W 정도가 된다는 계산이 된다.

 

저전력이라고 말하기 어려울지도 모르지만, 적어도 높지는 않다. Base Power 125W/Maximum Turbo Power 241W의 Core i9-12900K보다는 꽤 현실적으로 사용할 수 있는 값이라고 생각해도 좋다.

 

실제 테스트에서 Core i9-12900K의 소비 전력은 284.9W에 달하고 있다. 거의 241W의 끝까지 소비 전력을 다 써버리는 것을 알 수 있다. 이전 기사에서는 'Alder Lake에 뒤지지 않는(?) 발열을 기대할 수 있어, 다소 유감이다'라고 썼는데, 이것은 우선은 기우로 끝날 것 같다.

 

그런데 IPC가 8% 정도 향상이라고 한다면, 명령 파이프라인 그 자체는 Zen 4에서 거의 변하지 않았다고 생각된다. 2차 캐시의 2배 증가(512KB→1MB)나 DDR5 메모리의 서포트 등으로 각각 2~3% 정도의 향상이 있을 것이며, 나머지는 섬세한 개량이 행해진 정도, 라고 생각하는 것이 타당하다. 따라서, 다이 사이즈가 이상하게 큰 이유는 아직 불분명하지만, 이를 제외하면 이해할 수 있는 구성이다.

 

그렇다면 파이프라인의 대폭적인 강화? 라면, Zen 5에서 실현된다. 프론트엔드와 백엔드 모두 보다 넓어지는 동시에 파이프라인의 재설계를 했다고 한다.

 

 

 

 

 

앞으로는 Xilinx 기술을 사용하여

AI 가속기를 통합할 예정

 

제품으로서의 Ryzen 7000 시리즈의 특징은 소개한 것이 전부지만, 제품 라인업으로서는 5nm 세대인 Zen 4와 Zen 4+3D V-Cache, Zen 4 기반의 Ryzen Threadripper가 준비되어 있다고 한다.

 

 

먼저 Zen 4세대는 5nm와 4nm이라고 이야기했지만, 데스크톱은 5nm만 출시된다. 그럼 4nm는? 라고 물으면, 이는 모바일용이 된다. 차세대 모바일은 Zen 4 코어와 RDNA3, 거기에 AIE를 탑재해 4nm로 제조된다.

 

 

그다음 Strix Ppint는 Zen 5에 RDNA3+, 거기에 AIE를 탑재한다. 앞에서 Papermaster가 설명한 CPU 코어 로드맵과 비교하면, 이 Strix Point는 아마 3nm 공정으로 제조될 것이다.

 

그런데 여기에서 나온 AIE란 무엇일까? 이는 AI Engine의 약자이다. Zen 5에 관한 슬라이드에 나온 'Integrated AI and Machine Learning optimization'의 정체가 이것이다. 이 AI Engine은 원래 AMD가 인수한 Xilinx가 2019년부터 출하하고 있는 Versal ACAP(Adaptive Compute Acceleration Platform)에서 구현되고 있다.

 

ACAP라고 하는 FPGA의 다음 아키텍쳐로서 'Versal ACAP라고 하는 FPGA'라고 작성하면 혼날지도 모르겠지만, 어찌 됐든 이건 도대체 무엇일까? 이는 VLIW 베이스의 연산 엔진 덩어리다. 이쪽은 상세 공개되어 있다.

 

Versal이라는 제품은 6개의 패밀리가 있으며, 5개가 이미 출하 중이지만, 이 중 Versal AI Core와 Versal AI Edge라는 2개의 패밀리에 이 AI 프로세서가 탑재되어 있다.

 

덧붙여서 하이엔드인 Versal AI Core의 경우, AI Engine이 최대 400개, 또는 AI Engine-ML가 최대 304개 탑재되며, 이와는 별도로 DSP가 최대 1968개지만, FPGA LUT(Xilinx 용어에서는 Logic Cell)가 158만 6000개 탑재되는 등 옴총넌 연산 처리 성능을 가지고 있다. 그리고 Xilinx 인수 후 AMD는 이 AI에 대해 새로운 전략을 세웠다. 그것이 XDNA다.

 

현재 AMD Ryzen/EPYC에는 기본적으로 AI 처리 기능은 들어가 있지 않다. RDNA/CNDA에 관해서는 ROCm를 경유해서 몇 개의 AI 프레임워크를 서포트하는 한편, Xilinx 기반의 FPGA는 Versal AI Core/Edge 이외의 AI 용 엔진은 탑재되어 있지 않은 느낌으로, 전혀 소프트웨어의 공통성이 없다.

 

 

먼저 아마도 Zen 4/RDNA3/CDNA3 세대를 향해 먼저 Unified AI Stack 1.0을 출시한다. 단지 이 시점에서는 아직 위에 껍데기를 씌웠을 뿐으로, 내부 공통화에는 이르지 않았다.

 

 

이것이 좀 더 공통화가 진행되는 것은 Zen 5세대에 투입될 것으로 보이는 Unified AI Stack 2.0이 되는 형태다. 이 무렵이 되면, CPU와 Versal에서 공통의 AI Engine을 탑재하고 있어, 이것을 베이스로 고효율에 AI/ML의 처리를 할 수 있다고 하는 것이 AMD의 목표라고 생각된다.

 

 

 

이 구도는 인텔이 AI 관련 소프트웨어 API를 OpenVINO로 정리하고, 이것을 oneDNN(oneAPI Deep Neural Network Library)으로 고레벨로 정리한 것과 매우 유사하다. 아마도 Unified AI Stack 1.0 단계에서 VNNI가 지원되고, 2.0에서는 VNNI와 AI Engine의 양쪽 대응이 될 것으로 보인다.

 

단순히 CPU 코어 업데이트뿐만 아니라 Xilinx의 자료를 사용하여 AI 가속기까지 통합할 계획이 명확하게 제시된 것이 이번 로드맵이었다고 말할 수 있다.

 

 

출처 : https://quasarzone.com/bbs/qn_hardware/views/1267931

Zen 4는 5nm와 4nm를, Zen 5에서는 3nm 공정인 AMD CPU 로드맵

 

출처 : https://ascii.jp/elem/000/004/094/4094393/

Zen 4は5nmと4nmを投入、Zen 5では3nmプロセスに　AMD CPUロードマップ (1/3)

 

본 게시글은 라이젠 서포터즈의 일환으로 작성되었습니다